VICTOR GONZALO RODRIGUEZ TAPIA
Descubre cómo otros estudiantes describen a este profesor.
| Calificación | Clase | Comentario |
|---|---|---|
|
10/Nov/2025
REGULAR
5.0
Calidad General
6.0
Facilidad
|
Arquitectura De Computadoras Asistencia: No obligatoria Calificación Recibida: N/A Interés en la Clase: Medio |
ACTUALIZACIÓN: Ya no deja los exámenes para llevar |
|
05/Feb/2025
REGULAR
6.0
Calidad General
10.0
Facilidad
|
ARQUITECTURA DE COMPUTADORAS Asistencia: No obligatoria Calificación Recibida: 9.5 Interés en la Clase: Medio |
BarcoPocos Exámenes
Super barco, solo entre varias veces y dejo 2 exámenes para llevar a casa. Entrégalos para que pases, no importa lo que entregues solo anota quien lo entrega y ya. |
|
17/Oct/2024
REGULAR
5.0
Calidad General
6.0
Facilidad
|
Arquitectura de Computadoras Asistencia: No obligatoria Calificación Recibida: 8 Interés en la Clase: Medio |
Da buena retroalimentaciónLas clases son largasPocos Exámenes
El profesor es muy bueno explicando, todo el curso es sobre System Verilog, los exámenes prácticamente son para llevar (son bastante confusos) y al final deja un proyecto que es bastante sencillo, en mi caso paso a todo el grupo con B y S, dependiendo que tanto te vio trabajar |
|
25/Feb/2024
REGULAR
5.0
Calidad General
10.0
Facilidad
|
Arquitectura de Computadoras Asistencia: No obligatoria Calificación Recibida: 8 Interés en la Clase: Bajo |
BarcoLas clases son largasPocos Exámenes
Hay que estar muy pendejo para reprobar, repite exámenes de trimestres anteriores y al final te pide que le expliques un proyecto hecho en system verilog (ya hecho) y un código en ensamblador y pasas con B, recomendado si quieres jugar solitario en clases |
|
30/Sep/2022
BUENO
8.0
Calidad General
6.0
Facilidad
|
Diseño Logico Asistencia: No obligatoria Calificación Recibida: 8 Interés en la Clase: Alto |
Esta chido cursar con este profe, porque no pide tareas , solo explica la teoría en las primeras dos semanas y si es claro y resuelve dudas en clase, después el curso comienza a ponerse más interesante porque solo se dedica al el diseño en lenguaje VHDL y si no te compila el código se detiene y se |